PATENT ABSTRACTS OF JAPAN

(11)Publication number:

06-201791

(43) Date of publication of application: 22.07.1994

(51)Int.CI.

GO1R 31/28 GO6F 11/22

(21)Application number: 04-360139

(71)Applicant: CANON INC

(22)Date of filing:

28.12.1992


(72)Inventor: FUKATSU TSUTOMU

(54) GENERATING DEVICE FOR INSPECTION DATA OF COMBINATORIAL LOGIC CIRCUIT

(57)Abstract:

PURPOSE: To provide a combinatorial logic circuit inspection data generating device being simple in operation process.

CONSTITUTION: An operation section 2 defines circuit formation and fixed logical expression, and an input vector extracting section 1 selects such a first test vector that the failure state of a detectable node becomes maximum. After the failure state of the node detected by the test vector is removed, a second test vector is further extracted so that number of the failure states of detectable nodes becomes maximum and until the whole failure states of the all nodes are detected. after the failure states of the nodes detected by the test vectors from the first to the (n-1)th are removed, a process for extracting the (n)th test vector where the number of the failure states of the detectable nodes becomes maximum is further repeated to generate test data where the failure states of the whole nodes are detected, and the test data are supplied to an inspecting device 3.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平6-201791

(43)公開日 平成6年(1994)7月22日

(51) Int.Cl. ⁵	識別記号	庁内整理番号	FI	技術表示箇所
G01R 31/28				
G06F 11/22	310 B	7737-5B		
		6012_20	COID 31/28	0

審査請求 未請求 請求項の数3 (全18頁)


(21)出願番号	特願平4-360139	(71) 出願人	000001007 キヤノン株式会社
(22)出顧日	平成4年(1992)12月28日	(72)発明者	東京都大田区下丸子3丁目30番2号 普勝 勉
		(14)元劳省	東京都大田区下丸子3丁目30番2号 キヤノン株式会社内
		(74)代理人	弁理士 國分 孝悦

(54) 【発明の名称】 組合せ論理回路検査データ発生装置

(57) 【要約】

【目的】 演算処理の簡単な組合せ論理回路検査データ 発生装置を得る。

【構成】 演算部2で回路構成及び所定の論理式を定義し、入力ベクトル抽出部1により、①検出可能なノードの故障状態が最大になるような第1のテストベクトルを選出し、②上記テストベクトルにより検出されるノードの故障状態を除いた上で、更に検出可能なノードの故障状態が最大となる第2のテストベクトルを抽出し、全ノードの全故障状態が検出されるまで、第1から第n-1までのテストベクトルにより検出されるノードの故障状態を除いた上で、更に検出可能なノードの故障状態を除いた上で、更に検出可能なノードの故障状態を除いた上で、更に検出可能なノードの故障状態を除いた上で、更に検出可能なノードの故障状態をトンテータを発生させ、検査装置3に供給する。



【特許請求の範囲】

【請求項1】 複数の論理素子により構成された組合せ 論理回路に対する全入力の組合せを試行し、故障検出数 が最大となる第1の入力ベクトルを抽出し、更に上記第 1の入力ベクトルにより検出可能な故障状態を除いた故 障状態空間の中で故障検出数が最大となる第2の入力べ クトルを抽出する試行を行い、第n-1, n-2, …, 2, 1の入力ベクトルにより検出可能な故障状態を除い た故障状態空間の中で故障検出数が最大となる第nの入 カベクトルを抽出することにより得られたデータを、上 10 記組合せ論理回路の回路構成が所望の通りになっている か否かを検査する検査装置に供給する組合せ論理回路検 査データ発生装置において、

上記回路構成の定義を上記論理素子各々の入出力関係に ついて行い、その際の順序づけを、各論理素子の入出力 点をa. …. h. iとしたとき、

ac(j)=fac(ac(i),ac(h),…,ac(a)) ただし、j〉a,…, h, i

なる関係を有するように定義付けられた論理式を用いて データの発生を行う演算手段を設けたことを特徴とする 組合せ論理回路検査データ発生装置。

【請求項2】 複数の論理素子により構成された組合せ 論理回路に対する全入力の組合せを試行し、故障検出数 が最大となる第1の入力ペクトルを抽出し、更に上記第 1の入力ベクトルにより検出可能な故障状態を除いた故 障状態空間の中で故障検出数が最大となる第2の入力ペ クトルを抽出する試行を行い、第n-1, n-2, …, 2, 1の入力ベクトルにより検出可能な故障状態を除い た故障状態空間の中で故障検出数が最大となる第nの入 カベクトルを抽出することにより得られたデータを、上 30 記組合せ論理回路の回路構成が所望の通りになっている か否かを検査する検査装置に供給する組合せ論理回路検 査データ発生装置において、

上記回路構成の定義を上記論理素子各々の入出力関係に ついて行い、その際の順序づけを、各論理素子の入出力 点をa, …, h, i としたとき、

ac(j)=fac(ac(i),ac(h),…,ac(a)) ただし、j>a,…, h, i

なる関係を有するように定義付けられた論理式を用いて データの発生を行い、

st(j)=st(k) & fst(ac(i), ac(h), …, ac(a)) ただし、 k>j, i, h, …, a

なる関係を有するように定義付けられた論理式を用いて 条件の評価を行う演算手段を設けたことを特徴とする組 合せ論理回路検査データ発生装置。

【請求項3】 複数の論理素子により構成された組合せ 論理回路に対する全入力の組合せを試行し、故障検出数 が最大となる第1の入力ペクトルを抽出し、更に上記第 1の入力ベクトルにより検出可能な故障状態を除いた故

クトルを抽出する試行を行い、第n-1, n-2, …, 2, 1の入力ベクトルにより検出可能な故障状態を除い た故障状態空間の中で故障検出数が最大となる第nの入 カベクトルを抽出することにより得られたデータを、上

記組合せ論理回路の回路構成が所望の通りになっている か否かを検査する検査装置に供給する組合せ論理回路検 査データ発生装置において、

上記回路構成の定義を上記論理素子各々の入出力関係に ついて行い、各論理素子の入出力点としてのノードa. b, …, h, i にノード情報の記憶領域を有し、入力端 子に接続されたノードを初期化したのち、定義された論 理演算の実行順として、上記ノードに論理素子を介して 接続されているノード群のノード情報が全て確定してい るとき、上記ノード群のノード情報の中で最大のノード

 $ac(j)=fac(ac(i),ac(h),\cdots,ac(a))$

なる関係を有するように定義付けられた論理式をノード 情報の小さい順から実行し、

情報を単調増加させた値をそのノードのノード情報とし

て記憶し、上記ノード情報が全ノードで確定した後、

st(j)=st(k) & fst(ac(i), ac(h), …, ac(a)) ただし、 \mathbf{k}) i. i. h. ..., a

なる関係を有するように定義付けられた論理式を、ノー ド情報の大きい順から実行し、故障検出条件の評価を行 う演算手段を設けたことを特徴とする組合せ論理回路検 査データ発生装置。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、組合せ組合せ論理回 路、及び組合せ論理回路で構成された集積回路に適当な データの組合せを入力して、その論理回路の構成が所望 の通りになっているか否かを検査する検査装置に供給す るデータの発生装置に関するものである。

[0002]

【従来の技術】組合せ論理回路で構成された回路及び集 積回路においては、誤配線、未配線、素子の不具合、電 源電圧変動による雑音余裕の変化などにより、様々な故 障が生じる可能性がある。これらの論理回路の故障は以 下のように分類されている。

【0003】単一縮退故障(stack at high/low)・・ ・論理回路内の論理素子の入出力端子の1箇所が"H" または"L"に固定されて故障が生じる。

多重故障・・・複数の単一故障が同時に発生する。

線間短絡故障・・・論理素子は全て正常であって誤配 線、ブリッジ等によって生じる。論理回路のfunctionそ のものが変化する場合もある。

間欠故障・・・雑音余裕が小さくなったときに生じる。 再現性に乏しい。

【0004】上記のような故障があるが、多重故障、短 絡故障の数は、回路規模に対して指数関数的に増大す **障状態空間の中で故障検出数が最大となる第2の入力ペ 50 る。このため、充分小さい回路以外は、処理に非現実的**

--650---

な数になってしまう。回路に多重故障が生じたとして も、その大部分が単一縮退故障と同一の検出方法で検出 可能である。また、間欠故障は、主に集積回路内部のト ランジスタレベル及び、集積回路が実装された基盤の状 盤等に起因する。以上の理由から論理回路の故障は、全 て単一縮退故障であるとして仮定され、様々の故障検出 方法が提案されている。

【0005】組合せ論理回路では、1つの入力系列が決 定すると一意に出力系列が決定する。そこで故障が生じ ていない回路と、故障が生じた回路の入出力関係を比較 10 することにより故障検出を行うことが可能である。回路 の入出力関係から回路の故障を検出するための条件は以 下の通りである。

- 1) 故障箇所の故障状態と反対の状態になるような入力 パターンであること。
- 2) 故障箇所の故障状態が回路の出力部まで伝播するこ と。

【0006】図5は、組合せ論理回路におけるノードd において "L" 縮退故障 (stack atlow) が生じた場合 を模式的に表す図である。上記故障を検出するために 20 は、上記条件1) からdが "H" であるための (A, B) = (H, H) である入力パターンが必要である。ま た条件2) からノードeは "L" すなわちC= "H" で ある必要がある。したがって、ノードdのstack at low を検出するためには、次のようなベクトルによるテスト を試行する。

(A, B, C, Y) = (H, H, H, H)上記ベクトルによる試行が成功しないとき、回路内のノ ードdにおいてstackat low故障が生じている可能性が ある。

【0007】これらの故障を検出するためには、入力の 全組合せを試行し出力結果をモニターすればよいが、検 査対象が多数あり、試行対象が入力端子を多数有すると きには膨大な試行回数を必要とする。このため少ない試 行回数で、検査対象の組合せ論理回路及び集積回路の検 査を行えるのが望ましい。

【0008】そこで、単一縮退故障のみに着目すると、 上記テストにおいてノードdのstack at lowの他、ノー ドb, c, f のstack at high も検出可能である。した がって、故障箇所を限定する必要がなく、組合せ論理回 40 路の良否のみを検出する場合は、入力の全組合せをテス トする必要がない。

【0009】組合せ論理回路の全ノードのstack at hig h/low を少なくとも1回検出し、テスト回数を最小化す るためには、以下のような2つの方法がある。

【0010】第1の方法は、あるノードについてstack at high 、stack at lowが検出されるテストを各々列べ クトルにする。これらの全故障ペクトル間で次の演算を 行い、多項式を計算し積和の形にする。このうち最小の 次数を有する稙項が必要最小テストペクトルとなる。以 *50* (t0, t3, t5, t7)(t2, t3, t5, t7)(t3, t4, t5, t7)

下具体例を挙げて説明する。

【0011】図6は、図5の論理回路の入力全組合せを 表す図である。ABCは論理回路の入力端子、ac() は各ノードの状態、st()はそのノードの検出可能な 故障状態を表しており、"O"はそのノードの"L"縮 退故障 (stack at low) 、 "1" はそのノードの "H" 縮退故障 (stack at high)、"·" はそのノード縮退 故障が検出不可能なことを表す。

【0012】この結果 s t () から、ノード及び、故障 状態で故障検出が可能なテストペクトルを要素とする図 7にある列ペクトルah~flをつくる。ベクトルah はノードaにおける "H" 縮退故障が検出可能なテスト の集まりである。これらのベクトル内の各要素を和結合 された項として、全ペクトル間で乗算する。但し、ここ で行なわれる乗算は、同じ要素間で乗算が行なわれて も、同じ項間で加算が行なわれても結果は変わらないと する。

【0013】上記演算の結果、乗算で結合されているテ ストベクトルの組合せの各々が、全ノードの単一縮退故 障を検出可能であり、この項の次数が最小の組合せが、 最小ベクトル数で全ノードの単一縮退故障を検出可能な 組合せである。

 $[0\ 0\ 1\ 4]$ Tmin = ah * bh * ch * dh * eh * fh * a 1 * b1 * c1 * d1 * e1 * f1

= t3 * t7 * t5 * t7 * (t0 + t2 + t4) * (t1 + t3 + t3 + t4)t5) * (t1 + t3 + t5) ** t7 * (t0 + t2 + t4) * (t1 +t3 + t5) * (t0 + t2 + t4 + t6 + t7)* (t1 + t3 + t)5)

【0015】以下 t、積演算の印 * を省略する。

- $30 = 357 (0 + 2 + 4) (1 + 3 + 5) \{(0 + 2 + 4) + (6 + 4)\}$
 - $= 357 \{(0 + 2 + 4) (1 + 3 + 5) + (0 + 2 + 4) (1 +$ 3+5)(6+7)

【0016】以下、積算項間の+印を省略する。

- = 357 {(01 03 05 12 23 25 14 34 45) + (01 03 05 12 23 25 14 34 45) (6 + 7) }
- = 357 {(01 03 05 12 23 25 14 34 45) + (016 036 056 126 236 256 146 345 456 017 037 057 127 237 257 1 47 347 457)}
- = 01357 0357 0357 12357 2357 2357 13457 3457 3457 013567 03567 03567 123567 23567 23567 134567 34567 34567 01357 0357 0357 12357 2357 2357 13457 13457 3457

【0017】上記積項のうち同一なものを除き、

= 01357 0357 12357 2357 13457 3457 013567 03567 12 3567 23567 134567 34567 13457

上記積項でまとめられた試行の組合せの各々が、全ノー ドの単一縮退故障を少なくとも1回づつ検出する。この うち次数が最小なものは、

で、最小テストペクトル数は、4である。

【0018】組合せ論理回路の全ノードのstack at hig h/low を少なくとも1回検出し、テスト回数を減少するための第2の方法は、まず論理回路を構成している論理素子の出力ノードを番号付けする。各々の出力ノードは、回路の出力端子または、他の論理回路の入力端子と接続されており、これによってこの出力ノードに得られる出力が、論理素子によって決定される前段の出力ノードの関数として定義される。上記操作を入力ノードは入力端子として定義し、後段のノードが論理回路の出力端 10子に接続されたノードになるまで繰り返す。

【0019】ノード」がノードk, l, m, n, …, z によって以下のように定義されているとき番号付けは以下の条件が守られるように行なわれる。

 $ac(j)=f(ac(k),ac(l),ac(m),ac(n),\cdots,ac(z))$

ac(j) はノード j の状態を表す。このとき、j(k, l, m, n, m, r, z)

【0020】上記条件より、入力として定義されたノードに入力ベクトルを与え、ノード番号順に論理演算fを実行すると、入力ベクトルによって一意に決定される論 20 理回路の各ノードの状態ベクトルが得られる。これによって前記故障検出条件の1)、1つの入力ベクトルに対して、各ノードにおける検出可能な故障状態が明らかになる。

【0021】更に故障検出条件の2)、故障状態が出力まで伝播するための条件を満たす必要がある。この条件は以下のように表される。ノードj及び、i,h,g,…,aがある論理素子の入力、ノードkがその出力となっているとき、

st(j)=st(k) & fac(ac(i), ac(b), ac(g), ..., ac(a))

st(j) はノード j の状態が出力まで伝播可能であるか否かを表す。

ただし、k) j, i, h, g, …, a

【0022】論理素子の出力ノードのうち、回路の出力と接続されているノードはそのノード自身を常に観測可能であるため、st(k) は常に真("H"とする)となる。またノード k が出力となっている論理素子への入力ノード j の状態が出力 k へ伝播するためには、j 以外の前記論理素子への入力j , h , g , …, a が以下の条件を満たす必要がある。

【0023】 i, h, g, …, a=0 (前記論理素子がOR, NORのとき)

i, h, g, …, a=1 (前記論理素子がAND, N ANDのとき)

i, h=X (前記論理素子がX-OR, X-NORの とき)

i = X (前記論理素子が I N V のとき) (X は任意の値を表す。)

【0024】上記条件を表したものがfac()である。上の組合せを試行し、故障検出数が最大となる第1の入力 記演算をノード番号の逆順で行うことによりある入力ペ50ペクトルを抽出し、更に上記第1の入力ペクトルにより

6

クトルに対して故障伝播可能なノードが定まる。上記操作により、ある入力ペクトルに対して故障検出可能なノードとその故障状態が定まる。これを①まず入力全組合せに対して実行し、故障検出数が最大となる入力ペクトルを抽出する。②更に前記の入力ペクトルにより検出可能な故障状態を除いた故障状態空間の中で故障検出数が最大となる入力ペクトルを前記入力ペクトルを除いた他のペクトルの中から抽出する。③前記操作により抽出された入力ペクトル群により検出可能な故障状態を除いた故障状態空間の中で故障検出数が最大となる入力ペクトルを抽出する。上記操作③を、新たに故障検出可能なノードが現れなくなるまで繰り返す。これによって組合せ論理回路に冗長な部分がないとき、抽出されたペクトル群で全ノードの単一縮退故障が検出可能である。

[0025]

【発明が解決しようとする課題】しかしながら、上記従来例の第1の方法では、以下のような欠点があった。一例として回路内総ノード数m、入力端子数nの組合せ論理回路において上記手法で試行回数が最小になるテストベクトルを求めようとすると、あるノードのstack at high または、stack at low検出可能なテストを表す列ベクトルの要素数は、1~2のn乗、列ベクトル数は2mになる。したがって、前述の積和項演算は、1~2のn乗の要素数を持つ和項2m個の乗算となり、最小テストベクトルを得るのに非常に大規模な論理積和演算を必要とするという欠点があった。

【0026】また、上記第2の方法では、論理回路の構成を表す各ノード間の論理関数の他に故障箇所が出力まで伝播する条件をノード毎に定義する必要があった。

【0027】更に、上記第2の方法では、各々の出力ノードは、回路の出力端子または、他の論理回路の入力端子と接続されており、これによってこの出力ノードに得られる出力が、論理素子によって決定される前段の出力ノードの関数として定義される。上記操作を入力ノードは入力端子として定義し、後段のノードが論理回路の出力端子に接続されたノードになるまで繰り返す。ノードjがノードk,1,mn,…,zによって以下のように定義されているとき番号付けを以下の条件が守られるように行う必要があった。

40 ac(j)= $f(ac(k), ac(l), ac(m), ac(n), \dots, ac(z))$

【0028】本発明は、上記のような問題を解決するためになされたもので、演算処理の簡単なデータ発生装置を得ることを目的としている。

[0029]

【課題を解決するための手段】第1の発明は、複数の論理素子により構成された組合せ論理回路に対する全入力の組合せを試行し、故障検出数が最大となる第1の入力ペクトルを出出し、更に上記第1の入力ペクトルにより

7

検出可能な故障状態を除いた故障状態空間の中で故障検出数が最大となる第2の入力ペクトルを抽出する試行を行い、第n-1, n-2, …, 2, 1の入力ペクトルにより検出可能な故障状態を除いた故障状態空間の中で故障検出数が最大となる第nの入力ペクトルを抽出することにより得られたデータを、上記組合せ論理回路の回路構成が所望の通りになっているか否かを検査する検査装置に供給する組合せ論理回路検査データ発生装置において、上記回路構成の定義を上記論理素子各々の入出力関係について行い、その際の順序づけを、各論理素子の入出力点をa, …, h, i としたとき、

ac(j)=fac(ac(i),ac(h),…,ac(a)) ただし、j〉a,…, h,i

なる関係を有するように定義付けられた論理式を用いて データの発生を行う演算手段を設けたことを特徴とする ものである。

【0030】第2の発明は、複数の論理素子により構成された組合せ論理回路に対する全入力の組合せを試行し、故障検出数が最大となる第1の入力ベクトルを抽出し、更に上記第1の入力ベクトルにより検出可能な故障状態空間の中で故障検出数が最大となる第2の入力ベクトルを抽出する試行を行い、第n-1,n-2,…,2,1の入力ベクトルにより検出可能な故障状態を除いた故障状態空間の中で故障検出数が最大となる第nの入力ベクトルを抽出することにより得られたデータを、上記組合せ論理回路の回路構成が所望の通りになっているか否かを検査する検査装置に供給する組合せ論理回路検査データ発生装置において、上記回路構成の定義を上記論理素子各々の入出力関係について行い、その際の順序づけを、各論理素子の入出力点をa,30…,h.iとしたとき、

ac(j)=fac(ac(i),ac(h),…,ac(a)) ただし、j〉a,…, h,i

なる関係を有するように定義付けられた論理式を用いて データの発生を行い、

st(j)=st(k) & fst(ac(i), ac(h), …, ac(a)) ただし、k>j, i, h, …, a

なる関係を有するように定義付けられた論理式を用いて 条件の評価を行う演算手段を設けたことを特徴とするも のである。

【0031】第3の発明は、複数の論理素子により構成された組合せ論理回路に対する全入力の組合せを試行し、故障検出数が最大となる第1の入力ベクトルを抽出し、更に上記第1の入力ベクトルにより検出可能な故障状態を除いた故障状態空間の中で故障検出数が最大となる第2の入力ベクトルを抽出する試行を行い、第n-2,…,2,1の入力ベクトルにより検出可能な故障状態を除いた故障状態空間の中で故障検出数が最な故障状態を除いた故障状態空間の中で故障検出数が最なな障状態を除いた故障状態空間の中で故障検出数が最なに(j)、たこでである。上記組合せ論理回路の回路構成が所望の50…,2

R

通りになっているか否かを検査する検査装置に供給する 組合せ論理回路検査データ発生装置において、上記回路 構成の定義を上記論理案子各々の入出力関係について行い、各論理案子の入出力点としてのノードa, b, …, h, iにノード情報の記憶領域を有し、入力端子に接続 されたノードを初期化したのち、定義された論理演算の 実行順として、上記ノードに論理案子を介して接続され ているノード群のノード情報が全て確定しているとき、 上記ノード群のノード情報の中で最大のノード情報を単 調増加させた値をそのノードのノード情報として記憶 し、上記ノード情報が全ノードで確定した後、

 $ac(j)=fac(ac(i), ac(h), \dots, ac(a))$

なる関係を有するように定義付けられた論理式をノード 情報の小さい順から実行し、

st(j)=st(k) & fst(ac(i), ac(h), …, ac(a)) ただし、k)j,i,h,…,a

なる関係を有するように定義付けられた論理式を、ノー ド情報の大きい順から実行し、故障検出条件の評価を行 う演算手段を設けたことを特徴とするものである。

0 [0032]

【作用】第1の発明によれば、最大場合の数が入力の全組合せである試行を行うことにより、回路内の全ノードの単一縮退故障を少なくとも1回検出するパターンを生成することができる。

【0033】第2の発明によれば、最大場合の数が入力の全組合せである試行を行うことにより、回路内の全ノードの単一縮退故障を少なくとも1回検出するパターンを生成する際に、回路の故障検出条件を自動発生する。

【0034】第3の発明によれば、回路内の全ノードの 30 単一縮退故障を少なくとも1回検出するパターンを生成 する際に、回路の定義を論理素子の入出力関係をランダ ムに記述できるようにし、回路定義を容易ならしめる。 【0035】

【実施例】以下、第1~3の発明の各実施例を図につい て説明する。

【0036】第1~3の発明においては、論理回路の構成は以下のようにして定義される。まず論理回路を構成している論理素子の出力ノードを番号付けする。各々の出力ノードは、回路の出力端子または、他の論理回路の入力端子と接続されており、これによってこの出力ノードに得られる出力が、前段の出力ノードの関数として定義される。上記操作を入力ノードは入力端子として定義し、後段のノードが論理回路の出力端子に接続されたノードになるまで繰り返す。

【0037】ノード」がノードk, l, m, n, …, z によって以下のように定義されているとき番号付けは以下の条件a)が守られるように行なわれる。

 $ac(j)=f(ac(k),ac(l),ac(m),ac(n),\cdots,ac(z))$

ac(j) はノードjの状態を表す。このとき、j(k, l, m, n,

(6)

10

【0038】上記条件より、入力として定義されたノー ドに入力ペクトルを与え、ノード番号順に論理演算fを 実行すると、入力ペクトルによって一意に決定される論 理回路の各ノードの状態ベクトルが得られる。これによ って前記した従来例に示された故障検出条件の1)、1 つの入力ペクトルに対して、各ノードにおける検出可能 な故障状態が明らかになる。

【0039】更に故障検出条件の2)、故障状態が出力 まで伝播するための条件を満たす必要がある。この条件 は以下のように表される。ノード」及び、i,h,g, …, aがある論理素子の入力、ノードkがその出力とな っているとき、

st(j)=st(k) & fac(ac(i),ac(h),ac(g),...,ac(a))

st(j) はノードjの状態が出力まで伝播可能であるか否 かを表す。

ただし、k)j (条件b))

【0040】論理素子の出力ノードのうち、回路の出力 と接続されているノードはそのノード自身を常に観測可 能であるため、st(k) は常に真 ("H"とする) とな る。このノード k が出力となっている論理素子への入力 20 ノード j の状態が出力 k へ伝播するためには、 j 以外の 前記論理素子への入力i, h, g, …, aが以下の条件 c)を満たす必要がある。

[0041] i, h, g, ..., a=0(前記論理素子 がOR, NORのとき)

i, h, g, \cdots , a=1(前配論理素子がAND,N ANDのとき)

i, h=X (前記論理素子がX-OR, X-NORの とき)

(前記論理素子が I N V のとき) i = X意の値を表す。)

【0042】上記条件を表したものがfac である。上記 **演算をノード番号の逆順で行うことによりある入力ベク** トルに対して故障伝播可能なノードが定まる。上記操作 により、ある入力ベクトルに対して故障検出可能なノー ドとその故障状態が定まる。これを①まず入力全組合せ に対して実行し、故障検出数が最大となる入力ペクトル を求める。②更に前記入力ベクトルにより検出可能な故 障状態を除いた故障状態空間の中で故障検出数が最大と なる入力ベクトルを前記入力ベクトルを除いた他のベク トルの中から求める。上記操作②を、新たに故障検出可 能なノードが現れなくなるまで繰り返す。これによって 組合せ論理回路に冗長な部分がないときは、全ノードの 単一縮退故障が検出可能である。

【0043】以下、実施例を用いて第1の発明を詳述す る。

【0044】図3は、図5の各ノード間の論理入出力関 係を定義したものである。ノードa.b.c.d.e. f はそれぞれac(0), ac(1), ac(2), ac(3), ac(4), ac(5) に 対応しており、b(n)は、入力端子に直結したノードに入 50 1のテスト(入力)ベクトルを選出し、ステップS3で

力される0~2のべき乗のそれぞれの桁を入力し、ノー ド番号の小さい順に下記に定義された論理演算を実行す る。これによってある入力ベクトルが得られたとき全ノ ードの状態が定まり、前記故障検出を行うための条件 1)、各ノードにおいてどの故障状態が検出可能かが求 められる。

【0045】図4のst()は、図5の各ノードにおける、 前記故障検出条件2)、故障箇所の状態が出力まで伝播 するための条件を表す図である。論理回路の出力端子に 直結されたノードは常時モニター可能なので、このノー ドの条件 2) は常に"1"になる。この式のst() and以 下の部分が前式のfac() に相当する。他のノードの条件 は着目ノードと同一の論理素子に入力されている他の入 カノード状態と出力ノードによって、図4のように定義 される。この条件式をノード番号が大きい順に評価して いくことで、ある入力ペクトルが与えられたとき、故障 検出可能なノードが明らかになる。

【0046】したがって、ノード」において、 st(j)=1 and ac(j)=0 なら、stack at high 検出 st(j)=1 and ac(j)=1 なら、stack at low 検出 st(i)=0 and ac(i)=x なら、故障検出不可能 となる。

【0047】上記処理を全入力ベクトルについて行った のが図6であり、"0"はそのノードの"L"縮退故障 (stack at low) 、 "1" はそのノードの"H" 縮退故 障 (stack at high)、"・"はそのノードの縮退故障 が検出されないことを表す。これらのテスト結果の中で 故障検出数が最も大きいのはテスト3であり、更に前記 入力ペクトルにより検出可能な故障状態を除いた故障状 (Xは任 30 態空間の中で故障検出数が最大となる入力ペクトルを前 記入力ベクトルを除いた他のベクトルの中から求め、テ スト7が得られる。さらに故障検出可能なノードが現れ なくなるまでテストベクトルの抽出を繰り返し、テスト 0、5が得られる。上記組合せ論理回路には冗長な部分 がないので、前記操作で抽出されたテストで全ノードの 単一縮退故障が検出可能である。

> 【0048】図1は、上述した原理及び後述する第2、 第3の発明によるデータ発生装置を概略的に示すプロッ ク図であり、図1において、1は第1、第2の入力ベク トルを抽出する入力ベクトル抽出部、2は入力ベクトル の抽出結果に基づき予め定義された論理式を用いてデー 夕を発生する演算部、3はデータを供給される検査装 置、4は検査対象の組合せ論理回路である。

> 【0049】次に、図2のフローチャートと共に概略的 な動作を説明する。まず、ステップS1で演算部2によ り回路構成を定義し、さらに前述したac(j)=f(ac(i),ac (b), …, ac(a)) の関係となるような論理式の定義を行 **う。次にステップS2で入力ベクトル抽出部1におい** て、検出可能なノードの故障状態が最大になるような第

上記テストベクトルにより検出されるノードの故障状態を除いた上で、更に検出可能なノードの故障状態数が最大となる第2のテストベクトルを抽出し、全ノードの全故障状態が検出されるまで、第1から第n-1までのテストベクトルにより検出されるノードの故障状態を除いた上で、ステップS4により更に検出可能なノードの故障状態数が最大となる第nのテストベクトルを抽出されるまでステップS3の処理を繰り返して、ステップS5で全ノードの故障状態を検出するようなテストデータを発生させる。

【0050】図8~図11は、処理を詳細を示すフローチャートである。

【0051】次に、実施例を用いて第2の発明を詳述する。

【0052】図12は、図5の各ノード間の論理入出力関係を定義したものであり、図3は図12で表された論理回路の論理素子毎の入出力関係を表している。上記の形式で表された論理関数は、予め本発明処理フロー内に関数として確保されている上記論理演算のどれに該当するか評価され、該当する論理演算の例えば先頭アドレスなどの処理フローを決定する情報を、関数実行順として配列fun[]に確保し、この論理素子のある入力ノードが出力に伝播するための条件を評価する関数を、前述の条件c)の中から抽出し、例えば評価関数処理ルーチン先頭アドレスなど、処理フロー先頭アドレスを関数実行順として、配列funst[]に確保する。

【0053】更に入出力関係を確認するために、ある出力ノード」に接続された論理素子に入力されるノードをその出力ノードに関連付けて配列intm[]に確保し、各ノードの状態を求めるほか、ある入力ノード」が論理素子を介して接続された出力ノードを入力ノードに関連して、配列ottm[]に確保しておき、故障状態の伝播の評価に使用する。

【0054】ノード状態の決定は以下のように行う。前述の条件a)を満たすように論理関数を実行すると、第1に入力端子に直結されたノードにある入力パターンが代入され、これと接続されているノードの状態が定まる。したがって、条件a)を満たす順番で実行される論理演算は、常に入力ノードが定まった状態で呼び出される。よって、決定したいノードがjの時、jが得られる論理関数fun(j)、その入力ノードintm[j]を呼び出し、jの状態が決定される。

【0055】ノード状態の伝播条件の決定は、以下のように行なわれる。組合せ論理回路にある入力パターンが与えられ、回路内の全ノード状態が決定されたのち、条件b)を大きいノード番号順に評価する。これによって第1に出力端子に直結されたノードの出力伝播条件が評価される。出力端子は常にモニター可能なので、このノードの出力伝播条件st()は"真"であり、このときのノード状態の反対の状態の縮退故障の検出が可能である。

【0056】評価するノードが出力端子に直結されていない場合には、ottm[j]を参照してノード」が入力となっている論理素子の出力ノードが出力端子まで伝播可能となっているかst(ottm[j])を評価する。st(ottm[j])は条件b)に従い出力に近い階層から評価されており、常に出力ノードが伝播可能であるか評価し終わった段階で呼び出される。

【0057】さらにintm[ottm[j]]を引数としてfuns t(j)を実行し、ノードjの状態がノードjが入力端子と なっている論理素子を伝播可能かどうか評価する。上記 st(ottm[j])とfunst(j)の論理積が真であるときノードjの故障状態が伝播可能であり、このときのノードjの反対の状態の縮退故障が検出可能になる。

【0058】また、図3、図6について前述したように、入力ペクトルが得られたとき全ノードの状態が定まり、前記故障検出を行うための条件1)、各ノードにおいてどの故障状態が検出可能かが求められる。さらに、図4、図5について前述したように、上記組合せ論理回路には冗長な部分がないので、前記操作で抽出されたテストで全ノードの単一縮退故障検出可能である。

【0059】図13~図16は処理の詳細を示すフローチャートである。

【0060】次に、実施例を用いて第3の発明を詳述す る。

【0061】前述した図12、図5、図3等に関する上記各論理演算の階層化は以下のようにして行う。

①全ノードの中から入力端子として定義されているノー ドjを抽出して階層"0"を各ノードの階層を記憶する 配列lay[j]に記憶する。②次に、あるノードjに論理素 30 子を介在して入力を供給しているノードの階層化情報 la y[tm[j]]を参照して、これらの入力ノードの階層付け が全て終了しているか否かを判別する。全ての入力ノー ドの階層付けが終了している場合には、それらの中で最 も大きいノードに"1"を加えた数をそのノードの階層 とし、階層化終了情報をlayf[j]に入力する。全ての入 カノードの階層付けが終了していない場合には、何もし ないで次のノードに対して同様の操作を行う。上記②の 操作を全ノードの階層化が行なわれるまで繰り返す。以 上の処理によりノードの階層化が終了する。これによっ て論理演算の実行順を階層番号lay[j]の小さい順で行う ことにより回路が定義された順に関わらず、ある入力パ ターンに対して一意に決定される各ノード状態、及び出 力が得られる。

【0062】図18は、処理の詳細を示すフローチャートであり、ステップS $181\sim$ S186のみが図13と異なっており、ステップS $131\sim$ S134は、図13と同じである。また、ステップS $135\sim$ S160は、図 $14\sim$ 図16と同じであるので省略した。

【0063】尚、第1~第3の発明における上記処理 50 を、予め与えられた入力ベクトルについて行い、全入力 ベクトルの試行が終了した段階で、処理を終了すること により、与えられた入力ペクトルにより回路内の故障状 態がどのくらい検出可能かを知ることも可能である。

【0064】また、回路及び集積回路内に順序動作を行 う素子がある場合でも、回路の内部状態が入力ベクトル によって一意に定まる構成であれば出力ベクトルと入力 ベクトルの得られる時間差を除去したテストペクトルで 上記処理を行うことで、内部の組合せ論理素子の検査が 可能である。この場合、順序動作素子がフリップーフロ ップなどで構成され、論理素子外部から供給されるクロ 10 に示すプロック図である。 ックにより、組合せ論理素子のデータを転送する手段と して使用されている場合は上記処理により発生されたべ クトルで試行することにより動作を診断しても、実用上 差し支えない。

[0065]

【発明の効果】以上説明したように、第1の発明によれ ば、複数の論理素子により構成された組合せ論理回路に おいて、①入力全組合せをシミュレーションし、故障検 出数が最大となる入力ペクトルを求める。②更に前記入 カベクトルにより検出可能な故障状態を除いた故障状態 空間の中で故障検出数が最大となる入力ベクトルを前記 入力ベクトルを除いた他のベクトルの中から求める試行 を行うことにより、最大場合の数が入力の全組合せであ る試行を行うことにより、回路内の全ノードの単一縮退 故障を少なくとも1回検出するパターンを生成すること

【0066】また、第2の発明によれば、組合せ論理回 路において、①入力全組合せをシミュレーションし、故 障検出数が最大となる入力ペクトルを求める。②更に前 記入力ベクトルにより検出可能な故障状態を除いた故障 状態空間の中で故障検出数が最大となる入力ベクトルを 前記入力ベクトルを除いた他のベクトルの中から求め る。③前記までの操作により抽出された入力ペクトル群 により検出可能な故障状態を除いた故障状態空間の中で 故障検出数が最大となる入力ベクトルを抽出する。③の 動作を新たに検出可能な故障状態が発生しなくなるまで 繰り返すことにより、最大場合の数が入力の全組合せで ある試行を行うことにより、回路内の全ノードの単一縮 退故障を少なくとも1回検出するパターンを生成する際 に、回路の故障検出条件を自動発生するという利点があ る。

【0067】第3の発明によれば、組合せ論理回路にお いて、①入力全組合せをシミュレーションし、故障検出 数が最大となる入力ペクトルを求める。②更に前記入力 ベクトルにより検出可能な故障状態を除いた故障状態空 間の中で故障検出数が最大となる入力ベクトルを前記入 カペクトルを除いた他のペクトルの中から求める。③前 記までの操作により抽出された入力ペクトル群により検 出可能な故障状態を除いた故障状態空間の中で故障検出 14

数が最大となる入力ペクトルを抽出する。③の動作を新 たに検出可能な故障状態が発生しなくなるまで繰り返す ことにより、最大場合の数が入力の全組合せである試行 を行うことにより、回路内の全ノードの単一縮退故障を 少なくとも1回検出するパターンを生成する際に、回路 の定義を論理素子の入出力関係をランダムに記述できる ようにし、回路定義を容易ならしめる効果がある。

【図面の簡単な説明】

【図1】本発明の実施例によるデータ発生装置を概略的

【図2】動作を概略的に示すフローチャートである。

【図3】組合せ論理回路の各ノードの関係を示す説明図 である。

【図4】組合せ論理回路の各ノードの故障検出条件を示 す説明図である。

【図5】本発明及び従来例の処理方法を説明するための 組合せ論理回路の一例を示す構成図である。

【図6】組合せ論理回路の入力全組合せを示す説明図で ある。

【図7】組合せ論理回路の各ノードの故障検出可能なテ ストベクトルを要素とする列ベクトルを示す説明図であ る。

【図8】第1の発明の実施例による処理を示すフローチ ャートである。

【図9】上記フローチャートの続きを示すフローチャー トである。

【図10】上記フローチャートの続きを示すフローチャ ートである。

【図11】上記フローチャートの続きを示すフローチャ 30 ートである。

【図12】組合せ論理回路の各ノードの入出力関係の定 義の一例を示す説明図である。

【図13】第2の発明の実施例による処理を示すフロー チャートである。

【図14】上記フローチャートの続きを示すフローチャ ートである。

【図15】上記フローチャートの続きを示すフローチャ ートである。


【図16】上記フローチャートの続きを示すフローチャ 40 ートである。

【図17】図13~図16の処理フロー内で判定、割 当、評価される配列の内容を示す説明図である。


【図18】第3の発明の実施例による処理を示すフロー チャートである。

【符号の説明】


- 1 入力ペクトル抽出部
- 2 演算部
- 3 検査装置
- 4 組合せ論理回路




【図8】



[図9]




【図10】



 $lntrn[0] = ba[2] \\
lntrn[1] = ba[1]$

funst[0] = stinv




end

【図17】


```
intrn[2] = ba[0]
intm[3] = 0, 1
intm[4] = 2
intm[5] = 3, 4
oltm[0] = 3
ottm[1] = 3
ottm[2] = 4
ottm[3] = 5
ottm[5] = 5
m = abc (binary) のとき
fun[0] = a
fun[1] = b
\operatorname{fun}[\,2\,]=\,c
fun[3] = and
Fun[4] = lnv
fun[5] = or
funst[5] = 1
funst[4] = stor
                       stor( i, j, k, . . . ) \{=1 \ (i=j=k=0)
funst[3] = stor
                                            = 0 (!(i=j=k=0))
                       stand( i, j, k, . . ) \{=1 \ (i=j=k=1)
funst[2] = stand
funst[1] = stand
                                            = 0 (!(i=j=k=1))
```

stinv(i) = 1


[図13]




【図14】



【図15】



【図16】



[図18]

